柵-源閾值電壓（Vth）檢測項目詳解

一、檢測原理與定義

二、主要檢測方法及項目

1. • 原理：通過掃描VGS并測量ID，繪制ID-VGS曲線，選取ID達特定閾值（如1μA或飽和電流的10%）時的VGS作為Vth。
   • 測試步驟：
     1. 固定VDS（通常為低電壓，如50mV）。
     2. 線性增加VGS，記錄ID變化。
     3. 通過插值或擬合確定閾值點。
   • 適用場景：實驗室精確測量，適用于小信號器件。
2. • 原理：在低VDS下，利用線性區ID與VGS的線性關系，外推至ID=0時的VGS值。
   • 公式： ??=??????(???−???)???ID?=μCox?LW?(VGS?−Vth?)VDS? 通過斜率外推Vth。
   • 測試要點：需確保VDS足夠小以避免飽和區效應（通常VDS < 0.1V）。
3. • 原理：設定目標ID值（如1μA），調節VGS使其達到該電流值，此時的VGS即為Vth。
   • 優點：快速高效，適用于量產測試。
   • 注意事項：需根據器件尺寸和工藝調整電流閾值。
4. • 原理：在飽和區，跨導（gm = dID/dVGS）最大點對應的VGS為Vth。
   • 適用性：適用于高頻器件，需高精度信號源和測量設備。

三、關鍵檢測項目與條件

1. • 溫度：Vth具有負溫度系數（約-2mV/℃），需在恒溫箱或指定溫度（如25℃）下測試。
   • 濕度：避免靜電干擾，濕度控制在40%-60%。
2. • 源表（SMU）：確保電壓/電流精度（如±0.1%）。
   • 探針臺：接觸電阻補償，采用四線法減少誤差。
3. • VDS設定：根據不同方法選擇低電壓（線性區）或高電壓（飽和區）。
   • 襯底偏壓（VBS）：對于體硅器件，需固定襯底電位或模擬實際應用條件。
4. • 曲線擬合：使用最小二乘法擬合ID-VGS曲線。
   • 統計處理：批量測試時需計算Vth的均值、標準差及CPK值。

四、影響因素與誤差控制

1. • 氧化層厚度（Tox）和摻雜濃度直接影響Vth，需通過SPICE模型校正。
2. • 接觸電阻、串聯電阻（RS/RD）會導致Vth測量值偏高，需采用Kelvin連接。
3. • 電荷陷阱或BTI（偏置溫度不穩定性）可能導致Vth漂移，需老化測試。

五、行業標準與規范

• JEDEC JESD28：規定Vth測試的電流基準及溫度條件。
• IEEE 1620：針對有機晶體管的閾值電壓測試指南。
• 企業內控標準：如對Vth±5%的公差要求，結合6σ質量管理。

六、應用案例分析

• 功率MOSFET：需在高壓VDS（如10V）下測試，關注飽和區Vth。
• 納米級FinFET：因短溝道效應顯著，需采用電荷積分法提高精度。

七、總結